

ELETRONICA PC

L.9.900 Frs.17



21

HARDWARE E PERIFERICHE


Scheda madre del 286

CORSO DI ELETTRONICA DIGITALE


I registri a scorrimento

REALIZZAZIONI PRATICHE

Decodificatore Morse



**JACKSON
LIBRI**




LA SCHEDA MADRE DEL 286

Il microprocessore 80286 ha segnato una svolta nell'evoluzione dei personal computer. Infatti, lo standard imposto dall'IBM è stato quello del PC/AT (PC a Tecnologia Avanzata)


Un computer PC/AT compatibile può funzionare come un XT, ma in modo molto più rapido; questa modalità di funzionamento viene definita come *reale*. In queste condizioni il software eseguibile sugli XT, per poter essere rielaborato da un PC/AT, non deve essere modificato in alcun modo. Inoltre, l'elaboratore è in grado di indirizzare una quantità di memoria pari a 1 megabyte (1 Mbyte) come l'8086.

L'altra modalità di funzionamento è quella definita *protetta*, con la quale il microprocessore riserva una certa quantità di memoria per eseguire ogni



In modalità reale, il microprocessore 80286 può indirizzare 1 Mbyte di memoria

Il computer è più efficace se lavora in modalità protetta, ma il software deve essere appositamente scritto per questo tipo di funzionamento



Il controllo della tastiera avviene tramite un microcontroller dotato di alcune piccole ROM e RAM interne

programma in modo esclusivo e autoprotetto. Operando in questo modo è possibile evitare il crash del sistema, poiché un programma non può occupare o invadere la parte di memoria riservata ad un altro. In modalità protetta il computer risulta più efficace che in modalità reale, ma richiede l'utilizzo di software appositamente sviluppato per questa modalità, e ciò comporta un lavoro abbastanza complicato per i programmatori.

RICHIESTE

In un sistema reale sono necessari alcuni circuiti integrati periferici al microprocessore, che svolgono le funzioni di supporto e di logica addizionale. Questo gruppo di integrati, cablati su di un circuito stampato, formano un insieme definito *scheda base* o *scheda madre* del sistema. Di

seguito vengono elencati i principali componenti che costituiscono la scheda madre di un PC, che più avanti verranno esaminati dettagliatamente uno per uno.

Il primo gruppo preso in considerazione è riferito ai chip di supporto, tra i quali si possono evidenziare il controller del bus, il coprocessore matematico (opzionale), il timer, il controllore degli interrupt, ecc. Nei PC/AT più recenti la costruzione dei componenti appartenenti a questa categoria avviene sfruttando le tecniche di integrazione ad alto livello, corrispondenti alla classe di integra-

zione VLSI (Very Large Scale Integration). In questo modo, ad esempio, in una scheda madre dell'ultima generazione tutte le funzioni citate in precedenza vengono conglobate in due soli circuiti integrati (CI). Questi componenti, e le rispettive funzioni svolte, sono:

CI AT GC101

- si occupa dei meccanismi periferici e dei controllori di refresh,
- contiene il generatore di clock 82284,
- contiene il controller del bus 82288,
- contiene il timer 8254,
- contiene il controllore del DMA 8237.


CI AT GC102


- controlla i buffer e il blocco dei dati per il bus di espansione della CPU e della memoria,
- genera e verifica i bit di parità,
- contiene il controller dell'indice di uscita,
- gestisce il bus di indirizzamento a 10 bit che consente di utilizzare memorie da 256 Kbyte o da 1 Mbyte.

Il secondo gruppo è costituito dalla memoria RAM (Random Access Memory, memoria ad accesso casuale), con la quale lavora il microprocessore caricando e scaricando informazioni.

La memoria ROM BIOS (Read Only Memory Basic Input Output System, memoria a sola lettura che contiene il sistema di gestione fondamentale dell'hardware) rappresenta il terzo gruppo di componenti della scheda

La tecnica di montaggio su zoccoli SIMM consente di risparmiare spazio sulla scheda madre





Sulla scheda madre di un PC/AT 286 sono disponibili slot da 8 e da 16 bit

madre, e serve per mantenere memorizzati i programmi firmware di verifica iniziale, quelli di avvio, e le routine per la gestione degli interrupt. Esiste poi una categoria di elementi, costituiti dalle *periferiche addizionali*, che vengono aggiunte al sistema inserendole negli appositi slot di espansione; tra queste si ricordano le interfacce per le porte seriali e parallele, il controller per i dischi, la scheda grafica, ecc.

Inoltre, l'ultimo elemento da considerare, ma non per questo meno importante, è rappresentato dal supporto fisico per l'alloggiamento della scheda madre e delle periferiche.

GRUPPO DEI CIRCUITI DI APPOGGIO

L'80286, microprocessore con bus dati a 16 bit e bus indirizzi a 24 bit (che permette un indirizzamento complessivo di 16 Mbyte) non è da solo in grado di controllare tutto il sistema, ma ha bisogno del supporto di altri CI dedicati che possano assicurare la maggiore velocità e flessibilità richiesta. Di seguito vengono dettagliatamente esaminate le caratteristiche essenziali e il funzionamento dei seguenti circuiti: controller programmabile degli interrupt, controller del DMA, generatore di clock, coprocessore e bus.

CONTROLLER PROGRAMMABILE DEGLI INTERRUPT


Una interruzione (*interrupt*) dell'hardware è rappresentata da un segnale elettrico generato da

una periferica per richiamare l'attenzione della CPU centrale dell'elaboratore. Periferiche come la tastiera e il controller per il disco rigido e i floppy drive, generano continuamente degli interrupt. Queste incessanti interruzioni passano quasi sempre inosservate agli occhi dell'utente; ad esempio, ogni volta che si riempie il buffer della tastiera la CPU riceve un interrupt che richiede l'elaborazione di questa informazione. Tutti i PC sono dotati del controller programmabile degli interrupt o PIC (Programmable


Interrupt Controller). Nei primi modelli AT venivano installati due circuiti integrati 8259A, in accordo con lo standard IBM. Successivamente, grazie all'evoluzione delle tecniche di integrazione, diversi circuiti che prima erano indipendenti sono stati incorporati in uno stesso chip.

Il PIC è il componente incaricato di verificare gli interrupt e di inviarli in modo ordinato e sequenziale alla CPU. Questa risponde alle richieste eseguendo una routine particolare, detta *routine di gestio-*

Il PIC è il dispositivo incaricato di verificare gli interrupt e di trasferirli in modo ordinato alla CPU



La frequenza esatta generata dai quarzi mantiene sincronizzati i diversi dispositivi




La batteria tampone della memoria CMOS consente di mantenere memorizzati stabilmente i valori di setup impostati

Una delle limitazioni di cui soffrono i sistemi a microprocessore è dovuta al fatto che tutte le informazioni devono passare attraverso questo componente

ne degli interrupt, costituita da un breve programma normalmente contenuto nella ROM BIOS o nel sistema operativo DOS. Generalmente, per la gestione degli interrupt richiesti dalla maggior parte delle applicazioni sono sufficienti le funzioni fornite dalla ROM o dal DOS; tuttavia, per situazioni particolari è possibile programmare il livello di priorità della risposta. Di seguito viene analizzato il modo in cui si sviluppa il processo di gestione di un interrupt ricorrendo ad un esempio. Si supponga che la CPU stia elaborando una informazione qualsiasi, e che ad un certo istante il PIC le invii una richiesta di interrupt. In quello stesso istante la CPU abbandona l'operazione che sta eseguendo (salvando ovviamente lo stato nel quale si trova per poter continuare successivamente) e attende questo vettore di interrupt. A tal fine inizia ad eseguire la routine per la gestione degli interrupt, presente in una determinata locazione di memoria. Dopo aver elaborato la funzione relativa all'interrupt, la CPU ritorna allo stato in cui si trovava prima della richiesta, e riprende

La scheda è dotata di connettori per il pulsante di RESET e per l'altoparlante



dall'ultima istruzione eseguita. Questi segmenti di programma, o *routine di gestione*, che sono compresi nella ROM BIOS possono essere riprogrammati o reindirizzati per l'esecuzione di operazioni specifiche. Di seguito vengono riportati i livelli di interrupt (interrupt NMI) e la loro priorità in un sistema reale PC/AT 286 dotato di un controller GC101:


Priorità	Funzione
IRQ0	Riservato 386
IRQ1	Tastiera (buffer di uscita pieno)
IRQ2	Interruzione richiesta dal controller 2
IRQ8	Interruzione del clock in tempo reale
IRQ9	Software reindirizzato a INT 0AH (IRQ2)
IRQ10	Riservato
IRQ11	Riservato
IRQ12	Riservato
IRQ13	Coprocessore
IRQ14	Controller del disco rigido
IRQ15	Riservato
IRQ3	Porta seriale 2
IRQ4	Porta seriale 1
IRQ5	Porta parallela 2
IRQ6	Controller dei dischi
IRQ7	Porta parallela 1

CONTROLLER PER L'ACCESSO DIRETTO ALLA MEMORIA DMA

Una delle strozzature più frequenti nei sistemi a microprocessore è dovuta al fatto che tutte le informazioni devono passare attraverso il microprocessore. Per evitare questo rallentamento viene utilizzata una tecnica di *accesso diretto alla memoria*, definita DMA (Direct Access Memory), che permette al microprocessore di non intervenire in situazioni particolari, come ad esempio lo scambio di informazioni tra disco e memoria, permettendo allo stesso di svolgere altre operazioni nello stesso periodo di tempo.

Gli indirizzi fisici e i canali disponibili in una scheda madre 286 dotata di controller GC101 sono i seguenti:

Canale DMA	Utilizzo	Indirizzo I/O(Hex)
CH0	Libero	0087
CH1	SDLC	0083
CH2	Dischetto	0081
CH3	Libero	0082
CH4	Reindirizzamento	0088
CH5	Libero	0089
CH6	Libero	008A
CH7	Libero	008F



Scheda madre di un PC/AT 286 a 12 MHz

I canali da 0 a 3 sono pilotati dal controller 1 del DMA e supportano il trasferimento dei dati a 8 bit tra i buffer di ingresso/uscita e la memoria del sistema a 16 bit. Ciascuno di questi canali trasferisce dati a blocchi di 64 Kbyte attraverso lo spazio totale disponibile di 16 Mbyte. I canali dal 4 al 7 sono gestiti dal controller 2 del DMA; il canale 4 viene utilizzato per abilitare i canali da 0 a 3, mentre i canali 5, 6 e 7 supportano il trasferimento di dati a 16 bit e sono in grado di gestire blocchi da 128 Kbyte.


GENERATORE DI CLOCK

Questo dispositivo ha il compito di fornire i segnali multifrequenza di clock per sincronizzare le operazioni del microprocessore e delle periferiche. Per mezzo di un oscillatore al quarzo di frequenza stabile viene generato il segnale di clock primario e, tramite successive divisioni di questo, vengono generati i rimanenti segnali necessari per la gestione del bus e per la generazione del suono. Una parte affine al generatore di clock è il *divisore programmabile*, che genera segnali di clock con frequenze programmabili tramite software. In


questo CI vengono prodotti tre segnali in canali indipendenti:

- nel canale 0 viene generato il segnale che sincronizza il controller degli interrupt,
- nel canale 1 viene generato il segnale di refresh per le memorie DRAM (Dinamic RAM),
- il canale 2 genera un segnale per il controllo dell'altoparlante; la frequenza di questo segnale determina la frequenza del suono emesso dallo stesso.

Memorie SIMM utilizzate in una scheda madre 286



Il generatore di clock ha il compito di fornire i segnali multifrequenza del clock che coordinano il microprocessore e le periferiche



La quantità di memoria installata deve essere impostata mediante dei JUMPER o dei MICROSWITCH

In un PC/AT, il CI che assolve le funzioni di divisore programmabile è l'8254-2, che nei modelli più recenti è stato integrato con altri circuiti. Il clock utilizzato in modalità reale viene generato dal circuito integrato 146818, che svolge anche la funzione di RAM CMOS da 64 Kbyte. Il clock della CPU è quello che sincronizza il funzionamento della stessa. Il microprocessore esegue le istruzioni al ritmo imposto dai cicli di clock. Vi sono istruzioni che vengono eseguite molto rapidamente, in soli due cicli di clock, ma ve ne sono altre più complesse che ne richiedono decine. La frequenza di clock dipende dal quarzo di cui è dotata la scheda madre; i PC/AT 286 delle ultime generazioni lavorano con frequenze da 12 a 16 MHz, mentre i primi 286 funzionavano a 6 e 8 MHz. Aumentando la frequenza di clock però, anche il progetto della scheda madre diventa sempre più complesso, poiché aumenta il ritardo di propagazione dei diversi segnali nei bus, dovuto a piste di diversa lunghezza che i dati o gli indirizzi percorrono con tempi differenti, e vengono enfatizzati gli effetti parassiti delle piste, che si comportano come bobine e condensatori. Per avere un'idea della durata di un ciclo di clock è sufficiente eseguire una semplice operazione: in una scheda madre a 16 MHz ad esempio, la durata di un ciclo di clock si può calcolare dividendo $1/16.000.000$, che equivale approssimativamente a 62,5 nanosecondi.

La frequenza di clock dipende dal quarzo installato sulla scheda madre

COPROCESSORE MATEMATICO


Anche se funzionalmente questo circuito può essere considerato come parte integrante del microprocessore, viene presentato in un contesto separato poiché è costituito da un circuito integrato incapsulato in modo indipendente. Poiché il microprocessore può eseguire solamente operazioni con numeri interi, quando deve lavorare con numeri in formato decimale oppure a virgola mobile deve trasformarli in numeri interi attraverso numerosi passaggi che rallentano in modo sostanziale l'esecuzione del programma. Il coprocessore, che può essere facoltativamente montato su di uno zoccolo presente su tutte le schede madri, evita al microprocessore queste incombenze, assumendosi l'onere di eseguire tutte quelle operazioni particolari non direttamente legate al contesto del programma in corso. In particolare, per applicazioni grafiche e di CAD l'installazione di questo componente risulta indispensabile.

Le categorie di dati numerici supportati dal coprocessore 80287 sono le seguenti:

Tipo di dato	Da	A	Bit	Decimali
Parola intera	32768	32767	16	4
Intero corto	2×10^9	2×10^9	32	9
Intero lungo	9×10^{18}	9×10^{18}	64	18
Decimale compresso	99...99	99...99	80	18
Reale corto	$8,43 \times 10^{-37}$	$3,37 \times 10^{38}$	32	67
Reale lungo	$4,19 \times 10^{-307}$	$1,67 \times 10^{308}$	64	1516
Reale temporale	$3,4 \times 10^{-4932}$	$1,2 \times 10^{4932}$	80	19

IL BUS

Il circuito stampato sul quale sono cablati i circuiti integrati costituisce l'elemento di base per lo scambio delle informazioni tra il microprocessore, la memoria e le periferiche. Queste informazioni percorrono delle piste presenti sul circuito stampato, che vengono indicate con il nome di *bus*. Quando i dati vengono inviati da un disco alla memoria, o dal microprocessore alla memoria, passano attraverso i bus; quando si collega una scheda in uno slot di espansione, questa risulta collegata al bus. Ciò che viene genericamente chiamato bus è composto da più elementi: *linee di alimentazione, bus di controllo, bus dati e bus indirizzi*.



Il microprocessore 286, lavorando in modalità reale, può indirizzare fino a 1 Mbyte di memoria

Le diverse piste che alimentano il sistema, ± 5 V, ± 12 V, massa analogica, massa digitale, ecc., sono chiamate globalmente *linee di alimentazione*, e forniscono corrente a tutta l'elettronica della scheda madre. Queste piste hanno dimensioni superiori a quelle dei dati o degli indirizzi, poiché devono sopportare una corrente più elevata.


Il bus di controllo invece è formato, come indica il nome stesso, dai segnali di controllo: *clock del sistema, segnali di interrupt, segnali di scrittura e lettura*, segnali quali *RESET, BUSY, READY*, ecc. In questo bus circolano i segnali che gestiscono l'accesso ordinato dei vari dispositivi al bus dati e al bus indirizzi.

Il bus indirizzi del PC/AT 286 utilizza 24 linee per amministrare gli indirizzi delle diverse periferiche, ed in particolare delle locazioni di memoria. Con queste 24 linee è possibile formare un numero di combinazioni pari a 2^{24} , per un totale di 16.777.216 byte, che corrispondono a 16 Mbyte. Questo indirizzamento è prettamente teorico, poiché in pratica nessun computer 286 viene generalmente equipaggiato con 16 Mbyte di RAM (normalmente viene installata memoria per 1 Mbyte, e solo in alcuni casi si arriva fino a 4 Mbyte). La nomenclatura utilizzata per definire le

linee degli indirizzi è la seguente: A0, A1, A2, ... , A22, A23.

Il bus dati del PC/AT 286 lavora con 16 linee, per cui trasferisce 16 bit in parallelo per ciascun ciclo. Questo bus lavora congiuntamente ai precedenti; infatti, per scrivere un dato in memoria prima deve essere indirizzata la locazione prescelta, poi devono essere inviati i dati, e contemporaneamente deve essere abilitato il segnale MWTC di scrittura. Le linee del bus dati vengono indicate con D0, D1, D2, ... , D14, D15.

La scheda madre è dotata di un connettore per collegare il TURBO, che consente di commutare tra due diverse velocità di lavoro



Il bus indirizzi del PC/AT 286 utilizza 24 linee per trasmettere gli indirizzi di memoria

La memoria non ha funzioni di controllo, ma si limita a memorizzare in modo temporaneo l'informazione

LA MEMORIA RAM

Rappresenta il luogo fisico nel quale vengono memorizzati i segmenti di codice e i dati. La memoria non ha funzioni di controllo, ma si limita a memorizzare l'informazione in modo temporaneo. Sulle schede madri dei PC/AT 286 la memoria può essere costituita da elementi diversi: sulle schede più vecchie è formata da circuiti integrati in contenitori Dual in Line, posti su quattro file da 9 chip ciascuna, mentre sulle schede più recenti vengono utilizzati i moduli SIMM (*Single Inline Memory Module*). In entrambi i casi, l'insieme della memoria RAM è suddivisa in gruppi definiti *banchi di memoria* (che vanno dal banco 0 fino al banco 3). Esistono anche schede madri dotate sia degli zoccoli per i circuiti integrati DIL che per i moduli SIMM. Sulla scheda madre sono inoltre presenti alcuni ponticelli jumper per selezionare la quantità di memoria installata; un esempio pratico di configurazione della memoria è riportato di seguito:

J1	J2	J3	Memoria	Banco 0 e 1	Banco 2 e 3
ON	ON	OFF	512	41256x18	
ON	OFF	ON	640	41256x18	4164x18
ON	OFF	OFF	1024	41256x18	41256x18
OFF	OFF	ON	2048	41000x18	
OFF	OFF	OFF	4096	41000x18	41000x18

MEMORIA ROM

Il compito del software memorizzato nella ROM è quello di far funzionare il computer. La memoria ROM è generalmente costituita da due memorie EPROM da 256 Kbyte. I programmi contenuti

nella ROM, che vengono genericamente definiti *Firmware* del sistema, si possono suddividere in quattro categorie:

- le *routine di avvio*, che svolgono il lavoro di avviamento del computer: eseguono il test di affidabilità dell'hardware ed il processo di inizializzazione, verificano l'attività di ciascuna periferica, se questa è in grado di rispondere, leggono i valori di impostazione contenuti nella memoria non volatile CMOS (tipi di floppy, classe dell'hard disk, memoria di base, memoria estesa, ecc.), definiscono la tabella dei vettori degli interrupt e caricano il sistema operativo,
- la *ROM BIOS* è un insieme di routine scritte in linguaggio macchina che forniscono dei servizi ausiliari (interfacce tra hardware e programmi applicativi),
- il *linguaggio BASIC* che, essendo molto legato al produttore di software e alla versione dello stesso, tende a non essere più inserito nella ROM,
- le *estensioni della ROM*, che vengono fornite dagli specifici costruttori quando al sistema viene aggiunta una periferica particolare, come ad esempio i dischi rimovibili della Tandon.

ALTRI CONNETTORI

I più importanti sono costituiti dagli *slot di espansione* a 8 e 16 bit, il cui numero varia in funzione del costruttore della scheda madre. Una configurazione tipica è di tre slot a 8 bit e cinque slot a 16 bit. In questi connettori di espansione vengono inserite la scheda grafica (MDA, CGA, EGA, HERCULES, VGA, ecc.), il controller per l'hard disk e i floppy drive (in formato AT Bus) e il controller per le porte seriale e parallela.


Connettore della batteria: nei PC/AT esiste una parte di memoria chiamata CMOS che contiene le impostazioni della configurazione di base dell'elaboratore. Questa memoria è una RAM alimentata con una batteria tampone; il connettore serve appunto per collegare questa batteria ricaricabile da 6 V.

Connettore della tastiera, costituito normalmente da un connettore DIN femmina a 5 poli.

Connettore dell'alimentatore; è dotato di dodici terminali per ripartire le diverse alimentazioni della scheda: ± 5 V, ± 12 V, massa e terra.

Connettore per la chiave della tastiera, indicatore di alimentazione a LED, connettore per l'altoparlante e connettore per il turbo.

Se si utilizzano programmi di grafica e di CAD, è opportuno installare un coprocessore matematico per velocizzare il sistema



I REGISTRI A SCORRIMENTO


Proseguendo in ordine di importanza nella descrizione della logica sequenziale che è possibile trovare all'interno del PC, questo capitolo viene dedicato all'approfondimento dei circuiti definiti registri a scorrimento.

Un registro è costituito da un blocco funzionale destinato a memorizzare o registrare una informazione binaria per un determinato intervallo di tempo, durante l'elaborazione dell'informazione stessa.


Poiché un bistabile è in grado di memorizzare un solo bit, corrispondente ad un livello logico 1 o 0, l'insieme di più bistabili costituisce un registro a più bit. Pertanto, un registro può essere definito come un circuito di memoria temporanea con capacità limitata, pari al numero di bistabili che lo compongono.

Esistono diversi sistemi per inviare l'informazione al registro, e successivamente prelevarla per trasferirla ad altri registri. I dati da trasferire al registro, come quelli da prelevare dallo stesso per inviarli all'esterno, possono essere disponibili in serie o in parallelo.


Con il metodo di *trasferimento seriale* dei dati viene utilizzata una sola linea, e i bit vengono inviati uno dopo l'altro in accordo con un clock di sistema. Con il metodo di *trasferimento parallelo* invece, vengono utilizzati tanti ingressi o uscite quanti sono i bit che costituiscono l'informazione.



Shift register serie-serie con flip-flop J-K master-slave, utilizzato per evitare problemi relativi ai ritardi dovuti alle diverse velocità di propagazione



Shift register con ingresso seriale e uscita parallela



Quando è necessaria una informazione di tipo seriale, e i dati sono disponibili in blocchi di bit di determinata grandezza, si può utilizzare uno shift register di tipo PISO

Quando al registro viene richiesta, oltre che la funzione di memorizzazione, anche la possibilità di effettuare uno spostamento relativo dei bit da un bistabile ad un altro, si è in presenza di un dispositivo definito *registro a scorrimento*, o shift register.


TIPI DI REGISTRI A SCORRIMENTO

Un *registro a scorrimento* (in inglese shift register) è costituito essenzialmente da un gruppo di flip-flop concatenati tra di loro. L'uscita di ogni bistabile è collegata all'ingresso di quello succes-

sivo e l'impulso di clock, che è unico, viene inviato contemporaneamente a tutti i flip-flop per farli operare in modo sincrono.

Generalmente per la costruzione dei registri a scorrimento vengono utilizzati dei flip-flop R-S o J-K master-slave, con innesco sul fronte di salita o di discesa e con ingressi asincroni di Preset e Clear; è però possibile realizzare uno shift register anche utilizzando bistabili di tipo D.

Il funzionamento è molto semplice: il dato presente sull'ingresso si sposta di una posizione a ciascun impulso di clock, fino a raggiungere l'uscita. Si supponga di avere diversi bistabili di tipo D concatenati, nei quali l'uscita di uno rappresenta l'ingresso del successivo, e di applicare il dato 1 all'ingresso del primo flip-flop. Il primo impulso di clock abilita il primo flip-flop, e l'1 di ingresso viene trasferito in uscita; questa diventa l'ingresso del secondo flip-flop, che assume il livello logico 1. Al secondo impulso di clock l'1 presente all'ingresso del secondo flip-flop viene trasferito in uscita e diventa l'ingresso del terzo flip-flop, e così via. Agendo in questo modo lo shift register è in grado di spostare l'informazione in modo seriale, e di generare un ritardo della stessa di un numero di impulsi di clock pari al numero di flip-flop che costituiscono il dispositivo.



Shift register bidirezionale, utilizzato quando si devono far scorrere indifferente informazioni da destra a sinistra o viceversa

Gli shift register possono essere così classificati:

- *SIPO* (Serial Input, Parallel Output): ingresso seriale, uscita parallela,
- *SISO* (Serial Input, Serial Output): ingresso seriale, uscita seriale,
- *PISO* (Parallel Input, Serial Output): ingresso parallelo, uscita seriale,
- *PIPO* (Parallel Input, Parallel Output): ingresso parallelo, uscita parallela,
- *Registri universali*: ingresso parallelo o seriale, uscita parallela o seriale, scorrimento bidirezionale.

Di seguito viene esaminato il funzionamento dei dispositivi indicati in precedenza.


Ingresso seriale, uscita seriale: questo registro è composto da diversi bistabili J-K master-slave innescati dal fronte di salita del segnale di clock. Nello schema riportato dalla figura corrispondente, il registro SISO è costituito unicamente da quattro flip-flop. In ogni flip-flop, escluso il primo, il livello logico degli ingressi è determinato dall'uscita di quello che lo precede, come detto nell'introduzione generale dell'argomento.

Con riferimento allo schema proposto, ad esempio, se ad un certo istante su J1 è presente il livello logico 1, questo si sposterà ad ogni impulso di clock verso il flip-flop di destra. Si deve tenere presente che per tutti i bistabili si suppone che le uscite si trovino inizialmente a livello logico 0, poiché è possibile forzarle a questa condizione grazie agli ingressi asincroni di Preset o Clear che non compaiono nello schema della figura.


Si può anche notare che la cadenza del clock può essere maggiore o minore della frequenza degli impulsi originali, per cui si possono utilizzare questi registri per cambiare il periodo di un codice binario.

Ingresso seriale, uscita parallela: per capire il funzionamento di questo tipo di registro si fa riferimento al circuito riportato nella figura corrispondente. Come condizione iniziale i flip-flop vengono inizializzati applicando uno 0 sull'ingresso di Clear, non rappresentato nello schema per semplificare la comprensione, in modo che le uscite risultino tutte a livello logico 0. Successivamente si porta questo segnale a livello 1, mantenendo il Preset (impostato ad 1) costantemente a livello logico 1.

Applicando un treno di dati seriali e gli impulsi sincroni di clock, in seguito all'abilitazione del




Collegamenti che devono avere gli ingressi e le uscite quando si desidera realizzare lo spostamento in entrambe le direzioni




Un'applicazione degli shift register è nel campo della trasmissione dei dati; in questo caso la comunicazione avviene tra due registri in serie

bistabile di tipo D il bit meno significativo di questi entra nel primo flip flop quando il clock passa da livello 0 a livello 1. A causa di questo impulso di clock l'1 viene trasferito sull'uscita Q1 e, di conseguenza, all'ingresso del secondo flip-flop; tutte le altre uscite Q rimangono a livello logico 0. Al secondo impulso di clock, lo stato di Q1 viene trasferito sull'uscita Q2 del secondo bistabile, costituito da un flip-flop di tipo R-S. Contemporaneamente



A volte è necessario inviare informazioni a blocchi completi, per cui bisogna utilizzare il collegamento in parallelo di due registri



Schema caratteristico di un registro di scorrimento, o shift register, a 4 bit di tipo PISO

neamente il bit successivo del treno di dati entra nel primo flip-flop e viene trasferito sulla sua uscita Q1. Al terzo impulso di clock la condizione logica di Q2 viene trasferita all'uscita Q3, quella di Q1 all'uscita Q2, e il terzo bit entra nel primo bistabile. In questo modo, grazie ad uno scorrimento successivo delle uscite, al termine del ciclo queste assumono lo stato dei bit che formavano il treno di dati iniziale, per cui possono essere prelevate in modo simultaneo e parallelo.

Ingresso parallelo, uscita seriale; viene considerato di seguito il caso in cui i bit relativi all'informazione siano disponibili in forma parallela e si desidera rappresentarli in forma seriale. Il circuito che può eseguire questa funzione è rappresentato nella relativa figura.


Per semplicità, si suppongano i valori relativi ai bit tutti corrispondenti all'1 logico. Il bit meno significativo viene applicato ad S_D , il successivo ad S_C , e così via. Per prima cosa è necessario azzerare

tutti i registri, impostando il segnale di cancellazione a 0 e mantenendolo in seguito ad 1. Applicando sulla linea di ENABLE (abilitazione) un 1 vengono abilitate tutte le porte NAND di ingresso, poiché anche tutte le S risultano a 1.

Le uscite di queste porte assumono di conseguenza il valore logico 0, ma i segnali di Preset dei flip-flop assumono il livello 1, poiché vengono invertiti prima di entrare nel relativo stadio. Nel caso in esame tutti i flip-flop risultano abilitati, e l'informazione viene scritta nei registri in modo parallelo quando arriva il segnale di clock. La stessa informazione può essere letta in modo seriale dopo 4 impulsi di clock.

Se gli ingressi e le uscite sono entrambe in parallelo, il sistema non funziona come uno shift register propriamente detto, poiché non richiede alcun clock.


Ogni flip-flop viene usato semplicemente come una memoria isolata di lettura-scrittura da un bit.




DECODIFICATORE MORSE

Per la maggior parte dei radioamatori il codice Morse è come il libretto dei voti per uno studente universitario. La funzione che il computer può svolgere in questo ambito non è altro che l'automatizzazione del processo di "ascolto".

nel mondo delle comunicazioni radiotelegrafiche esistono diversi metodi di trasmissione internazionalmente riconosciuti. Tra questi, i due più diffusi sono senza dubbio il sistema di codificazione Morse e quello conosciuto come RTTY. Il legame che esiste tra i due metodi è dovuto al fatto che entrambi usano sistemi codificati. Questi sistemi presentano il vantaggio di poter inviare informazioni in luoghi dove la trasmissione telefonica sarebbe molto difficoltosa, sia a causa di possibili interferenze che per circostanze ambientali.



Il computer può automatizzare il processo di ascolto




Schema elettrico del circuito di decodifica del codice Morse. L'alimentazione necessaria si ottiene da una pila a 9 V, la cui tensione viene inviata ad un regolatore da 5 Vcc (IC1)

L'invenzione del sistema per la codificazione delle lettere dell'alfabeto utilizzata per la trasmissione dei dati risale a tempi precedenti al codice Morse e, anche se il primo passo nella comunicazione senza fili lo fece Marconi all'inizio del ventesimo secolo, fu Samuel Morse il primo che definì un codice basato su un alfabeto coerente.


Le comunicazioni via *telex* o *teletype* (RTTY) possono essere considerate come un ulteriore perfezionamento del primo codice Morse. Il sistema RTTY utilizzava inizialmente una *modulazione di tipo tutto-niente*, ma le perdite che questo sistema causava hanno costretto i ricercatori allo studio di altre forme di trasmissione. Tra le varie proposte presentate è stata scelta la modulazione conosciuta come FSK (*Frequency Shift Keying*) nella quale viene provocato uno scorrimento della frequenza portante verso uno degli estremi massimi ammessi, realizzando in questo modo la codifica degli stati possibili della trasmissione. Questi due punti "logici" sono conosciuti internazionalmente come "segno" e "spazio". La differenza più evidente tra il sistema Morse e quello RTTY sta nel fatto che il primo viene gestito tramite operatori manuali, mentre il secondo implica il concorso

di dispositivi automatizzati. Questo fatto comporta che la durata di una trasmissione Morse è relativa, poiché dipende essenzialmente dalla spaziatura che l'operatore inserisce tra i punti e le

Il segnale proveniente dal ricevitore OC viene inviato ad un filtro passa-banda e ad un circuito PLL, che fornisce un livello logico in uscita in funzione della presenza/ assenza del segnale da 1 kHz



Schema a blocchi del decodificatore Morse



L'interfaccia deve essere collegata tra il ricevitore del radioamatore e il personal computer

linee e dalla lunghezza temporale di questi simboli. Di conseguenza, in questo tipo di comunicazione la precisione dipende esclusivamente dall'esperienza dell'operatore. Da quanto detto, è facile desumere che qualsiasi processo di automatizzazione e controllo eseguito con il calcolatore porta senza dubbio ad una maggior comodità di gestione, in questo caso, per l'operatore della stazione radio. Malgrado questa premessa, può accadere che l'elaboratore non sia sempre in grado di superare la capacità di ascolto di un operatore esperto. Infatti, quando bisogna decodificare il segnale ricevuto, il computer può non risultare competitivo con un radioamatore esperto, a causa dello stile di trasmissione dell'operatore che invia il messaggio o per la qualità della trasmissione che potrebbe non essere delle migliori (o per entrambe le situazioni).

Di seguito verrà descritta una applicazione dell'elaboratore per la trasmissione di informazioni con il codice Morse. Naturalmente non tutti i lettori godono dell'esperienza necessaria per ascoltare una trasmissione Morse e tradurre in modo diretto il segnale ricevuto. In un primo momento si può essere tentati di credere che il computer sia la panacea in grado di poter essere collegato tramite qualche tipo di interfaccia al proprio ricevitore per fornire in modo preciso il significato del segnale ricevuto in antenna.

Questa possibilità, che a prima vista potrebbe apparire fantascientifico, ad una analisi approfondita presenta una serie svantaggi ai quali si cercherà di porre rimedio con il programma creato per gestire la scheda di interfaccia. Questi svantaggi sono dovuti alla particolare caratteristi-

ca della relatività intrinseca della modalità di codificazione o, detto più chiaramente, alla difficoltà di discernere tra i diversi regimi di trasmissione gestiti da diversi operatori, oppure alla variazione di velocità di un operatore nella trasmissione dei codici. Lasciando però il problema software ai capitoli successivi, si prende ora in esame il circuito di interfaccia.


LA SCHEDA DI INTERFACCIA


Se si osserva lo schema a blocchi relativo, si può notare che il segnale ottenuto dal ricevitore O.C. attraversa i seguenti stadi:

- un circuito di attenuazione, la cui funzione principale è quella di facilitare l'acquisizione del segnale di uscita (AUX) proveniente dal ricevitore

Le comunicazioni via telex o teletype (RTTY) possono essere considerate come un ulteriore perfezionamento del primo codice Morse

I componenti passivi devono essere montati sul circuito per primi. Nell'illustrazione viene evidenziata la posizione delle resistenze





Prima dell'inserimento dei semiconduttori, il circuito si presenta come in questa illustrazione

e fare in modo che giunga allo stadio successivo la parte di segnale che si desidera (funzione eseguita tramite il potenziometro di regolazione P1).

- un circuito di amplificazione/adattamento che ha il compito di adattare il segnale presente al suo


ingresso e aumentarne il livello al valore richiesto dallo stadio successivo.

- un filtro passa-banda attivo, impostato alla frequenza di lavoro dell'interfaccia compresa tra 800 Hz e 1200 Hz, il cui punto di lavoro può essere regolato con l'aiuto del potenziometro P2.

- un circuito PLL (Phase Locked Loop), prerogato tramite il potenziometro P3 alla frequenza di 1 kHz, costituisce senza dubbio lo stadio più interessante. La sua uscita è di tipo digitale e risponde con uno 0 o un 1 alla corrispondente presenza o assenza della frequenza citata.


Questa uscita viene inviata ad uno stadio di adattamento, che trasferisce poi il segnale fino all'ingresso dell'elaboratore (nel quale entrerà attraverso il connettore DB-25 Centronics dedicato alla stampante).

L'ingresso al computer avviene attraverso una delle porte indirizzabili per le stampanti (LPT1-LPT3). In pratica, dei tre bus presenti in ciascuna di queste (Stato,



Il segnale captato dal ricevitore sfrutta la tecnica di modulazione tutto/niente della portante, che è più conosciuta come tecnica CW

Il PLL (Phase Locked Loop) viene regolato tramite P3 alla frequenza di 1 kHz



I connettori costituiscono una parte molto importante della realizzazione. La figura riporta tutti gli elementi che compongono un connettore DB-25 utilizzato per collegare l'interfaccia al computer

Controllo e Dati) si è utilizzato il bus di stato (ed in particolare il bit 7 di questo bus).

MONTAGGIO DELLA SCHEDA DI INTERFACCIA

Per poter effettuare l'assemblaggio dell'interfaccia proposta è sufficiente seguire le procedure abituali. Come si può vedere anche nelle relative illustrazioni, la realizzazione del collegamento della scheda al computer non comporta nessuna difficoltà. Per eseguirla bisogna procedere nel modo seguente: collegare J1 (ingresso del segnale) all'uscita del ricevitore O.C., J2 (uscita del segnale) al connettore Centronics del computer, e infine la presa J3 all'alimentazione prevista.

La sequenza consigliata per il montaggio è la seguente: come prima operazione bisogna montare i componenti passivi, corrispondenti alle resistenze e ai condensatori non polarizzati; successivamente si possono cablare i condensatori elettrolitici, i terminali per gli zoccoli degli integrati, i terminali per i connettori, e i potenziometri di regolazione (per maggiore comodità questi dovranno essere di tipo multigiri a montaggio verticale). L'ultima operazione consiste nel montaggio

dei semiconduttori: circuiti integrati, diodo LED, e regolatore di tensione.


Può capitare che, se non si inseriscono correttamente i componenti e non si è sufficientemente precisi nella successiva fase di verifica, il circuito presenti qualche problema. Per evitare questa situazione, è importante eseguire saldature di buona qualità (evitando le tipiche saldature fredde), e ricontrollare la posizione e l'orientamento dei condensatori elettrolitici, degli integrati, e del regolatore IC1.

COLLEGAMENTO DELLA SCHEDA

Un punto importante nella realizzazione del dispositivo proposto è il cablaggio necessario per il suo collegamento. Il primo cavo che bisogna costruire è quello che collega il ricevitore/trasmittitore della radio alla scheda. Per la sua realizzazione si deve utilizzare un cavo coassiale sottile (come quello presentato nella figura corrispondente), ad un estremo del quale si dovrà saldare una presa che dovrà essere del modello opportuno per poterla collegare all'uscita ausiliaria (AUX) dell'apparecchiatura. In questo caso particolare, come si può osservare dalla figura, si è scelta una

I segnali arrivano al computer attraverso una delle porte indirizzabili per le stampanti (LPT1-LPT3)

L'interfaccia è pronta per essere collegata al mondo esterno, ma un'ultima verifica non è mai di troppo




presa di tipo RCA. È importante che il conduttore attivo del cavo coassiale risulti collegato da un lato (quello del proprio ricevitore) al terminale attivo dell'uscita, e dall'altro al terminale di connessione indicato con 1 del connettore J1 presente sulla scheda di interfaccia. La calza, o massa, dovrà essere ovviamente collegata al terminale 2 dello stesso connettore.

Il secondo connettore presente sulla scheda (J2)

dovrà essere collegato all'elaboratore con un altro cavo coassiale che dovrà essere realizzato manualmente seguendo meticolosamente le istruzioni che verranno di seguito descritte. La calza di questo cavo, come si può vedere nella figura corrispondente, deve essere collegata al terminale 2 di J2 e al gruppo delle masse sul connettore DB-25. Come si può notare, la soluzione più semplice per eseguire questa operazione è quella

Sulla parte posteriore del PC sono presenti diversi connettori, tra i quali si deve individuare quello relativo all'uscita per la stampante (più conosciuto come Centronics)



L'ultimo cavo che si deve realizzare è quello di alimentazione della scheda

di collegare assieme tramite un conduttore (ad esempio un pezzo di reoforo tagliato dai componenti saldati sulla scheda) i contatti dal 18 al 25 di questo connettore. Il conduttore attivo del cavo deve invece essere collegato all'uscita del segnale (terminale 1 di J2) e al terminale 11 del connettore DB-25.

L'ultimo cavo che si deve realizzare è quello di alimentazione della scheda. Per questo si consiglia di utilizzare un portapile per pile a 9 V, che deve essere collegato al connettore indicato con J3. Come gli altri due connettori, anche questo è polarizzato (per ovvie ragioni, ma ancor più dei precedenti); la piedinatura di J3 riporta il "+" in corrispondenza del terminale 1, e il "-" in corrispondenza del terminale 2.

Dopo avere realizzato i cavi di collegamento, non resta che ispezionare visivamente la scheda. L'assenza di cortocircuiti tra le piste è la prima cosa che si deve verificare. Successivamente si devono controllare i condensatori elettrolitici, controllando il loro corretto orientamento (normalmente su questi condensatori il terminale negativo viene indicato sul contenitore con un segno-) in funzione della serigrafia presente sul circuito stampato, che

riporta il segno + accanto ai fori corrispondenti ai terminali positivi.

È opportuno verificare anche la posizione degli integrati: IC1 deve avere il dissipatore metallico rivolto verso l'interno della scheda, mentre IC2 e IC3 devono essere montati con l'orientamento corrispondente a quello serigrafato sullo stampato.


L'ultimo componente da controllare è il diodo LED (L1). Il suo catodo (riconoscibile controluce perché corrisponde al terminale interno più grande) deve essere inserito nel foro più vicino alla tacca serigrafata sullo stampato (quello più vicino alla scritta L1).

CONSIGLI PRATICI

Quando si tratta il tema della decodificazione bisogna considerare diversi fattori. Uno di questi è la modalità di trasmissione del segnale Morse. Come si può osservare nella figura di riferimento, la trasmissione avviene normalmente in modalità "portante tutto/niente", più conosciuta come CW. La scheda di interfaccia non è predisposta per lavorare direttamente con questo tipo di

La trasmissione del segnale Morse avviene normalmente con il sistema "portante tutto/niente", che è più conosciuto con il nome di CW

I collegamenti interni del DB-25 Centronics dovranno essere eseguiti seguendo lo schema riportato; è importante non dimenticare il collegamento delle diverse masse (terminali dal 18 al 25 del connettore)



Elenco componenti

Resistenze

R1, R15 = 10 k Ω R2, R14 = 10 M Ω R3 = 500 k Ω R4, R5 = 100 k Ω R6, R8, R9 = 22 k Ω R7 = 150 Ω R10, R11 = 4,3 k Ω R12 = 470 Ω R13 = 2,7 k Ω R16, R17 = 47 k Ω P1, P3 = 10 k Ω , potenziometroP2 = 47 k Ω , potenziometro

Condensatori

C1 = 220 nF

C2 = 33 nF

C3, C7 = 330 nF

C4 = 10 μ F, 25 V, elettrolitico

C5, C6 = 10 nF

C8 = 100 nF

C9 = 3,3 μ F, 25 V, elettroliticoC10 = 1 μ F, 25 V, elettroliticoC11 = 100 μ F, 25 V, elettrolitico

Semiconduttori

IC1 = LM7805, regolatore a 5 V

IC2 = LM324, amp. operazionale

IC3 = NE567, rivelatore PLL

L1 = Diode LED rosso 5mm

Varie

J1, J2, J3 = terminali maschi (2x)

Connettore DB-25 maschio

Tre file da due terminali femmina

Connettore portatile

Connettore RCA

Cavo coassiale

Fila da 22 terminali per zoccoli

Circuito stampato PC10193V525



Cavo di collegamento tra il dispositivo radio e l'interfaccia. In questo caso, ad un capo del cavo è stata montata una presa RCA


demodulazione. Per poter operare con questa modalità è necessaria una apparecchiatura da radioamatore di qualità media. Infatti, questo tipo di ricevitori comprende un oscillatore interno in grado di combinare la modulazione CW ricevuta con un segnale fisso (normalmente di 1 kHz). Come risultato di questa operazione il segnale viene convertito da una presenza/assenza di portante in un segnale Morse da 1 kHz; questa condizione è essenziale per poter operare con l'interfaccia per PC. Questo tipo di ricevi-

tori è generalmente dotato di un interruttore per attivare l'oscillatore interno (indicato con BFO), e in alcuni casi anche di un potenziometro per la regolazione fine della frequenza di funzionamento dell'oscillatore stesso. I fortunati che dispongono del controllo completo dell'oscillatore potranno realizzare l'accoppiamento alla scheda proposta più facilmente; coloro che dispongono del solo interruttore BFO dovranno regolare la frequenza utilizzando il potenziometro P3 dell'interfaccia.

Un altro problema intrinseco alla trasmissione dei dati con il sistema Morse è dovuto, come già detto, alla relatività del tipo di segnale. In qualsiasi caso esistono alcune norme fondamentali relative al tempo di durata dei dati (punto, linea e i diversi tipi di spazi interposti tra questi) che sono indicate nella figura corrispondente. Una condizione

normalmente riconosciuta prevede che la durata della linea corrisponda a quella di tre punti, e lo spazio tra i simboli (punti e linee) sia pari alla durata del punto. Le altre spaziature sono: spazio tra le lettere normalmente pari a 3 punti, spazio tra parole pari a circa 7 punti. Nonostante le difficoltà che queste norme apportano alla trasmissione, rappresentano però un tentativo di standardizzazione delle trasmissioni da parte di operatori diversi e, soprattutto, consentono al computer di decodificare opportunamente il segnale ricevuto.

Il problema principale che sorge nel momento in cui bisogna decodificare il segnale Morse è costituito dalla "relatività" dello stesso. Quando la ricezione non è ottimale, il computer non è in grado di fornire la stessa qualità di un operatore umano



Per lavorare con questa interfaccia è indispensabile che il ricevitore sia dotato del BFO