



MICROPROCESSORI

MICROPROCESSORI


## Il microprocessore 8085

### LA BRILLANTE STORIA DI UN INVENTORE

L'azienda americana INTEL è considerata come la scopritrice del microprocessore. Nacque nel 1971, e dopo più di trent'anni continua a mantenere la sua leadership mondiale, ottenendo grandi successi. La "casualità" fu l'origine del microprocessore, dato che il primo, che si chiamava 4004, nacque come conseguenza di una richiesta di un fabbricante giapponese di calcolatrici. Il nuovo chip venne inserito nei cataloghi commerciali, e la sua programmabilità interessò tutti i tecnici. Era cominciata una rivoluzione che coinvolgeva l'hardware e il software. Il 4004 era un semplice microprocessore che lavorava a frequenza molto bassa anche a 4 bit.

Ispirata dalle applicazioni dei progettisti e dalle loro nuove esigenze, INTEL progettò un modello migliorato, il 4040, anch'esso a 4 bit. Nel 1973 fecero il salto di qualità, e fabbricarono il modello 8008 che gestiva parole da 8 bit.

Lo migliorarono con la versione 8080, e infine, nel 1976 presentarono il 8085, che è stato considerato uno standard dell'industria per molto tempo. Aveva 20.000 transistor, funzionava a 1 MHz e aveva un contenitore con 40 pin. INTEL ha mantenuto fino ai nostri giorni un vertiginoso trend di miglioramento dei microprocessori. Nel



La combinazione di hardware e software stupì i progettisti dell'epoca in cui apparve il microprocessore.

ANNO	MODELLO	COSTRUTTORE	BIT/PAROLA	NUMERO APPROSSIMATO DI TRANSISTOR
1971	4004	INTEL	4	1.000
1972	4040	INTEL	4	1.500
1973	8008	INTEL	8	2.000
1974	8080	INTEL	8	4.500
1976	8085	INTEL	8	20.000
1978	8086	INTEL	16	29.000
1985	80386	INTEL	32	300.000
2000	Pentium 4	INTEL	64	42.000.000

INTEL è stato il pioniere nella scoperta dei modelli di microprocessore.

1978 vide la luce il primo microprocessore a 16 bit, il modello 8086. Dopo, nel 1985 costruì il primo microprocessore a 32 bit, il modello 80386, con i suoi discendenti, i Pentium, che continuano a lavorare ai nostri giorni, come possiamo vedere nella tabella della figura.


### ARCHITETTURA INTERNA DELL'8085

Ancora oggi possiamo trovare molti progetti con questi vecchi modelli da 8 bit. Per molti anni è stato il preferito nelle applicazioni industriali, ed è stato il predecessore di tutti gli altri: nella figura si vede lo schema a blocchi dell'8085, i principali sono:

- 1°. Unità di controllo, che genera i segnali di controllo.
- 2°. Unità logico-aritmetica, che realizza le operazioni che le istruzioni comportano.
- 3°. Banco dei registri.
- 4°. Controllo degli interrupt.
- 5°. I/O seriali.

L'unità di controllo riceve il codice delle istruzioni, che si scrive nei registri delle istruzioni, prima di essere interpretato.

Lo converte in microistruzioni, operazioni elementari che si realizzano conformemente ai segnali del blocco temporizzatore e di controllo. La ALU è alimentata da due operandi, uno dal registro accumulatore e l'altro da un registro temporale. Il risultato dell'operazione



Architettura interna dell'8085

si carica nell'accumulatore. Il banco dei registri è composto di 6 registri a 8 bit, che possono lavorare in coppia come se fossero da 16 bit. Inoltre contiene il contatore di programma, che punta all'indirizzo dell'istruzione successiva, e il puntatore dello stack, che punta alla "testa" dello stack, dove sono scritti gli indirizzi di ritorno del programma principale, quando si fa una chiamata a una subroutine o a un interrupt.

L'8085 dispone di un largo numero di interrupt esterni, formati dai pin: INTR, RST5.5, RST6.5, RST7.5, e TRAP. Infine, dispone dei piedini SID e SOD, tramite i quali si possono introdurre o prendere informazioni seriali, bit a bit.

## PIEDINATURA

Date le grandi prestazioni e le numerose risorse interne dell'8085, i 40 pin del suo contenitore non sono sufficienti per supportare tutti i segnali di controllo; perciò, molti di questi svol-

gono due funzioni differenti multiplexate nel tempo. Questo significa che, per un certo periodo di tempo, questi piedini realizzano un compito, e successivamente ne realizzano un altro. Nella figura si mostra il diagramma dei collegamenti dell'8085. I piedini dell'8085 possono essere raggruppati in insiemi che realizzano le stesse funzioni, nel seguente modo:

- Bus degli indirizzi: piedini A0-A15.
- Bus dei dati: piedini D0-D7.
- Bus di controllo.
- Piedini per l'alimentazione.
- Piedini per la frequenza di funzionamento.
- Piedini per l'attenzione di interrupt.

Per il corretto funzionamento, questo microprocessore ha bisogno che la tensione di alimentazione, la temperatura di lavoro e i range delle correnti e delle tensioni in tutti i suoi

piedini, si trovino all'interno dei limiti che stabilisce il fabbricante.




Diagramma della piedinatura dell'8085.

# Il microprocessore 8086

### IL GRANDE COLPO DI INTEL


Nel 1978 INTEL presentò al mondo il primo microprocessore a 16 bit. Si trattava del modello 8086 che conteneva 29.000 transistor e funzionava a partire da una frequenza di 5 Mhz, con un consumo di 350 mA a 5 VDC. Nel progetto dell'8086 si evidenziarono alcune limitazioni, generate dall'interesse del costruttore nel mantenere la compatibilità con il software sviluppato per l'8085. Per questo venne costruita anche la versione 8088, che si differenziava dalla precedente nel bus dei dati esterno da 8 linee, con il quale si potevano collegare direttamente tutti i moduli e i dispositivi che lavoravano con questa dimensione di parola, che erano praticamente tutti quelli dell'epoca. Quando il più importante produttore di computer al mondo - IBM - scelse l'8088 per costruire il personal computer o PC, idea che inondò di macchine la faccia della Terra, per INTEL fu come vincere alla lotteria. Da quel momento le vendite dei microprocessori si impennarono, perché i PC crebbero e si diffusero, all'ombra dei nuovi modelli di microprocessori di INTEL.




Nel 1981 IBM commercializzò il primo PC con un microprocessore 8088. A partire da questo momento il mondo sarà inondato da queste macchine.

### ARCHITETTURA INTERNA DELL'8086

Internamente l'8086 è composto da due processori, ognuno coi suoi propri registri e la sua propria ALU,




Assegnazione dei bit del Registro di Stato (FLAGS).



Architettura interna dell'8086.

che lavorano in modo asincrono per ottenere il massimo rendimento. Uno di questi processori è "l'Unità di Interfaccia con il Bus", che è incaricato di generare gli indirizzi di memoria e trasferire dati e istruzioni, mentre l'altro chiamato "Unità di Esecuzione", assolve al compito di ricevere il codice delle istruzioni, decodificandole ed eseguendole. Il banco dei registri è molto completo e si divide in quattro sezioni:


- 1°. Registri generali.
- 2°. Registri puntatori di indirizzi.
- 3°. Registri speciali: Puntatori di Istruzioni (IP) e Registro di Stato (FLAGS).
- 4°. Registri di segmento.



La memoria segmentata.



Tecnica utilizzata nell'8086 per puntare l'indirizzo a cui accedere in un segmento.



Dato che lo spostamento è a 16 bit, la lunghezza massima dei segmenti è di 64 Kbyte, possono essere situati nella memoria separati fra loro, adiacenti e anche sovrapposti.





Diagramma della piedinatura dell'8086.



Il controller dei bus 8288 genera i segnali del bus di controllo quando il modello 8086 funziona in modo massimo.

I registri generali sono 4 da 16 bit ognuno, e possono lavorare con 8 bit (AX, BX, CX e DX). I registri puntatori e quelli dei segmenti servono per indirizzare la memoria come vedremo più avanti. Il registro speciale IP punta la memoria di istruzioni, in specifico l'indirizzo delle istruzioni successive da eseguire. Il registro speciale FLAGS contiene 16 bit, dei quali 9 sono significativi, e funzionano come flags o indicatori di situazioni anomale. Di seguito ne spiegheremo i compiti e la loro distribuzione è riportata nella figura.

- C: Riporto o carry nel bit più significativo.
- P: Parità.
- AC: Riporto intermedio nel 4° bit.
- Z: Flag di risultato 0.
- S: Flag di segno.
- T: Trap. Quando  $T=1$  i programmi si eseguono "istruzione a istruzione".

I: Flag della maschera degli interrupt mascherabili.

D: Indirizzo dell'esplorazione della catena di caratteri.

O: Flag di overflow del risultato.

Per potenziare la programmazione strutturata, INTEL introdusse nel 8086 la memoria divisa in segmenti, che sono pezzi di dimensione variabile, in cui si depositano informazioni dello stesso tipo. Così, abbiamo segmenti di codice che contengono solo istruzioni, segmenti dei dati e dello stack. Il bus dell'8086 ha 20 linee con le quali si può gestire una memoria da 1 Mbyte di capacità.

Questa memoria si divide in segmenti, ai quali bisogna indirizzarsi. Per questo la CPU dispone di alcuni registri di segmento da 16 bit. Il registro CS sarà incaricato di puntare la base del segmento di codice. Dato che l'indirizzo della memoria è di 20 bit, è necessario ampliare i 16 di CS, aggiungendo 4 zeri a destra, oppure moltiplicando per 16 il valore binario contenuto in questo registro. Una volta che si punta la base del segmento, a questo indirizzo si aggiunge un valore di 16 bit che si chiama "spostamento", per definire completamente l'indirizzo a cui si vuole accedere.

Nella figura è mostrato il modo di ottenere l'indirizzo della memoria basandosi sul registro segmento (RS) e sullo spostamento. Il valore dello spostamento nel segmento di codice è dato tramite IP, nel segmento dello stack per SP, e nei due possibili segmenti dei dati (DS e ES) tramite il valore che incorpora l'indirizzo dell'operando dell'istruzione che si utilizza.

## PIEDINATURA

L'8086 è incapsulato con 40 pin nella sua versione DIP, questa versione ha molti segnali multiplexati nei suoi piedini e altri che cambiano funzione a seconda se lavorano in "modo minimo" o "modo massimo".

Se si collega il positivo al pin MN/MX# si fa lavorare l'8086 in modo minimo e se si collega a massa, in modo massimo.

Il modo minimo è progettato per sistemi semplici nei quali si necessita di un solo processore. Al contrario, il modo massimo è capace di supportare molte risorse e vari processori.

In questo modo si usa un dispositivo speciale denominato "controller del bus" (8288) che genera tutti i segnali di controllo sulla base di S0, S1 e S2, come riportato nella figura.


## La grande famiglia X86

### UNA BREVE AVVENTURA

Da quando nel 1981 IBM scelse il microprocessore tipo 8086 per fabbricare il PC, partì una feroce lotta fra i produttori di microprocessori, per produrre modelli con maggior rendimento. Ci furono altre ditte come APPLE, che scelsero differenti microprocessori per costruire i loro personal computer. Negli anni '80 del secolo scorso, il colosso MOTOROLA seguendo una filosofia completamente nuova, progettò il microprocessore 68000, un paradigma di perfezione in hardware e software. INTEL, sollecitato dalle continue richieste di maggior rendimento da parte dei suoi clienti e dall'avanzamento dei suoi competitori, impiegò solo 4 anni a presentare la sua grande stella, che tornava a dare lustro alla sua immagine e soddisfaceva pienamente tutte le aspettative. Si trattava dell'80286, che si considera un membro della famiglia x86 e viene ancora utilizzato nella gran parte dei nostri PC nella versione di Pentium. L'80286 nacque come una soluzione momentanea alle carenze presenti nell'8086. Comunque durò poco perché MOTOROLA commercializzò l'evoluzione del 68000, obbligando INTEL a cercare un'architettura più solida e resistente. Nel 1985 nacque il vero padre della famiglia x86, il modello 80386. Il grafico qui sotto rappresenta lo sviluppo dei primi modelli della famiglia x86.

### UNA TERRIBILE MALEDIZIONE, CHE PORTA MOLTO DENARO

Il pilastro fondamentale su cui si basa la strategia commerciale di INTEL, consiste nel mantenere la compatibilità




Caratteristiche principali dei primi modelli della famiglia x86.

discendente di tutti i modelli della famiglia x86. Per questo ogni volta che esce sul mercato un nuovo modello si può migrare ad esso, mantenendo valido tutto il software sviluppato per i precedenti.


Questa politica permette ai clienti di INTEL di mantenere tutti i programmi che si stanno utilizzando, quando si aggiorna una nuova macchina come un microprocessore recente. L'80286 aveva migliorato alcune cose dell'8086: aumentò la capacità di memoria, dato che da 20 linee del bus degli indirizzi si passò a 24, venne introdotto il concetto di memoria virtuale, che permetteva di gestire una memoria fino a 1 GB, venne stabilito un livello di privilegio agli oggetti ubicati nella memoria, per permettere il multitask, oltre a mantenere – e questa è stata una caratteristica di tutti i processori x86 – la piena compatibilità con il modello 8086, ammettendo due modi di lavoro: il modo reale, che lo fa funzionare esattamente come un 8086, e quello protetto, in cui si utilizza tutta la potenza.

### POTENZIAMENTO DELLA SEGMENTAZIONE O "PIPE-LINE"


La segmentazione a cui abbiamo fatto riferimento non ha nulla a che vedere con la segmentazione della memoria. Questa tecnica di segmentazione, anche chiamata tubolare o "pipe-line", è quella che si utilizza in molti processi di produzione, come quello delle automobili, per migliorare la produttività. Invece di utilizzare due dispositivi per completare un veicolo e fornire lavoro al successivo, divide il lavoro di montaggio in



Le linee di produzione di automobili si dividono in celle robotizzate indipendenti, che lavorano in parallelo.



Le istruzioni si eseguono in diversi stadi indipendenti del flusso, in cui si possono gestire in ogni momento tante istruzioni quanti sono gli stadi.




Il modello 80286 ha un'architettura modulare per favorire la segmentazione.

stadi o compiti indipendenti e successivi. In questo modo ogni dispositivo può seguire una macchina differente, e a un determinato momento possono essere pronte diverse macchine alla volta. Nella figura si vede un'idea grafica della tecnica della segmentazione. Nel caso del processore si applica la tecnica della segmentazione per aumentare la produttività dell'esecuzione delle istruzioni, per cui il processo si divide in diversi stadi. Nel primo stadio si cerca il codice dell'istruzione nella memoria, e nel secondo si decodifica il codice, nel terzo si cercano gli operandi, nel quarto si eseguono e nel quinto si scrive il risultato nella memoria. Il tempo impiegato ad eseguire un'istruzione con segmentazione, è lo stesso che senza segmentazione, però gestendone diverse in parallelo esce un'istruzione completa in minor tempo. Lavorando in parallelo, le risorse del processore migliorano la loro produttività. Questo parallelismo, che si chiama implicito, eleva il rendimento senza influenzare il costo, motivo per cui questa tecnica è stata applicata sempre di più nella famiglia x86.

## MEMORIA VIRTUALE

È un meccanismo incorporato dai microprocessori avanzati della famiglia x86, per cui la CPU ha l'impressione di gestire tutta la memoria secondaria di massa, anche se in realtà può solo accedere alla memoria principale, che è basata su circuiti integrati come ad esempio di tipo DRAM. Per dare questa impressione si dispone di una unità chiamata MMU, che è quella incaricata di traslare alla memoria principale tutti gli oggetti di cui necessita la CPU.

Quando si vuole accedere a un indirizzo che non è nella memoria principale, ma solo in quella secondaria (disco), la MMU esegue il trasferimento così che il processore la possa trovare in modo corretto. In realtà la MMU gestisce una tabella dove è segnato tutto quello che si trova nella memoria principale: se si richiede qualcosa che non contiene, provoca un'eccezione al Sistema Operativo che si incarica di trasferire l'informazione dalla memoria virtuale a quella principale, aggiornando la tabella per poter realizzare l'accesso. Il modello 80286 dispone di 24 linee sul bus degli indirizzi, per cui con esse può accedere solo a una memoria elettronica principale di dimensione massima di 16 MB; in ogni caso, ha però l'impressione di gestire una memoria molto più grande – da 1GB-, perché gli indirizzi che gestisce il programma hanno 30 bit (indirizzi virtuali), come si può vedere nella figura. L'indirizzo virtuale si scompone in due campi da 16 bit ognuno. Il primo carica i 14 bit più significativi in un selettore di segmenti, che punta la base del segmento a cui accedere. Gli altri due bit indicano il livello di privilegio del segmento. Nei 16 bit restanti si ottiene uno spostamento che deve essere sommato alla base per determinare l'indirizzo reale, come si può vedere nella figura.



Il meccanismo di indirizzamento della MMU trasforma un indirizzo virtuale da 30 bit in uno reale da 24 bit nel 80286.

## Il microprocessore 80386


### LA BARRIERA DEI 32 BIT

Il modello 80386 fu il primo microprocessore da 32 bit. Fu presentato nel 1985, ed era costruito con 275.000 transistor. È stato considerato come il vero creatore della famiglia x86 di INTEL. Nella figura si mostrano i modelli che configurano questa famiglia fino all'inizio del nostro secolo. L'architettura del 386 mantiene la compatibilità con i due microprocessori 8086 e 80286 per perpetuare la politica commerciale di INTEL che le ha fornito tanto successo. Nel 386 spicca la straordinaria potenza nella gestione della memoria. Può indirizzare fino a quattro GB di memoria principale e sino a 64 TB Tetrabyte di memoria virtuale. Questa possibilità migliora le prestazioni del sistema, riducendo il numero di volte che si deve accedere ai sottosistemi di memoria per leggere i dati e le istruzioni. Negli anni '90 inizia il grande sviluppo delle applicazioni in rete con i computer; sempre di più si lavora in gruppo accedendo a grandi data base, scambiando messaggi e ottimizzando l'uso delle risorse, come si vede nella figura.


### GLI ASPETTI PIÙ IMPORTANTI DEL 386

Questo microprocessore fu costruito da INTEL usando tecnologia CHMOS III da 1,6 micron; le sue caratteristiche più rilevanti sono le seguenti:

1°. Tutti i registri interni hanno una lunghezza di 32 bit.



La famiglia x86 nacque con la vocazione di potenziare il lavoro di gruppo utilizzando le reti.



A partire dal 386 vi fu un'esplosione di modelli avanzati nella famiglia x86.

2°. Il bus dei dati e quello di indirizzi sono a 32 bit ognuno.

3°. Esistono versioni del 386 da 16 a 40 MHz.

4°. Accetta il cambio dinamico del bus dei dati da una lunghezza di 32 bit a 16.

5°. Può gestire una memoria principale fino a 4 GB e una virtuale fino a 64 TB.

6°. È compatibile con tutto il software sviluppato per i suoi predecessori 8086 e 80286.

7°. Può lavorare in modo reale emulando l'8086 e in modo protetto, con tutta la potenza delle sue risorse.

8°. In modo protetto divide lo spazio di memoria in zone che ammettono quattro livelli di privilegio, per supportare il multitasking.


9°. In modo protetto permette tre organizzazioni della memoria:

Segmentazione, in cui si divide la memoria principale e virtuale in segmenti.

Impaginazione, che è facoltativa e divide la memoria in pezzi della stessa dimensione chiamate pagine.

Piano: utilizza uno spazio lineare di memoria, come se avesse un solo segmento diviso in pagine.

10°. Dispone di diversi Sistemi



Il grande successo di vendita del 386, segnò il rapido declino dei modelli precedenti.

Operativi come MS-DOS, UNIX SYSTEM, V/386, OS/2, Windows, ecc. Esistono inoltre molti compilatori di C, PL/M, FORTRAN, COBOL, ecc. Il grafico della figura mette in evidenza l'enorme successo commerciale che ebbe il 386.

## ARCHITETTURA INTERNA

La sua struttura fu progettata per supportare un flusso diviso in stadi, o segmentato, in modo che l'esecuzione delle istruzioni si effettuasse in diverse fasi. Il flusso di un processore si può dividere in quattro stadi classici:


- Ricerca dell'Istruzione (RI).
- Decodifica (D).
- Ricerca di Operandi (RO).
- Esecuzione (E).

Come si può vedere dalla figura, le istruzioni si eseguono in serie al ritmo degli impulsi del clock interno. Con il primo impulso entra nel flusso la prima istruzione


e occupa lo stadio RI, con il quale si accede alla memoria e si prende il codice dell'istruzione da eseguire. Nel secondo impulso questa istruzione passa all'unità di Decodificazione (D) lasciando libero lo stadio RI, che viene utilizzato dall'istruzione successiva I2. Nel terzo impulso I1 passa allo stadio RO, la I2 allo stadio D ed entra nello stadio RI l'istruzione I3. In questo modo il flusso di istruzioni viene eseguito in catena, dato che nello stesso momento si stanno elaborando quattro istruzioni differenti. L'architettura del 386 si organizza in sei blocchi divisi in tre sezioni. La sezione dell'Unità di Interfaccia con il Bus (BIU) è incaricata di supportare tutti i trasferimenti con l'esterno, sarebbe a dire, con la memoria e le I/O. La sezione CPU è composta da tre blocchi, il primo è l'unità di pre-ricerca di Istruzioni, che riceve il codice dell'istruzione e lo scrive temporaneamente in una lista per la sua successiva esecuzione. Da questa lista le istruzioni passano all'unità di Decodificazione, che le traduce in segnali di microoperazioni e le memorizza in un'altra lista, dalla quale passano allo stadio di esecuzione dove sono realizzate. Infine le unità di Segmentazione e Paginazione formano la MMU, incaricata della traduzione degli indirizzi utilizzati nei programmi e di quelli corrispondenti della memoria principale.

## PIEDINATURA


L'enorme potenza del 386 e le sue innumerevoli risorse esigono un incapsulato PGA con 132 pin. I piedini sono raggruppati a forma di griglia matriciale disposta in tre file, che percorrono tutto il perimetro del contenitore, come si vede nella figura. Ogni piedino è indicato con una lettera che corrisponde alla colonna e con un numero, che corrisponde a ogni fila. Così il piedino B-10 e il W/R#.



Esecuzione in catena delle istruzioni in un flusso formato da quattro stadi.



Architettura interna del 386.



I 132 pin del 386 sono distribuiti in forma matriciale e indicati con lettera e un numero.

# Il microprocessore 80486

## MIGLIORANDO IL 386

Il 386 è stato il vero creatore della famiglia x86, e i suoi successori hanno avuto come obiettivo principale il miglioramento delle sue prestazioni, aggiungendo nuove risorse per elevare il rendimento. Anche il 486 è un membro di questa famiglia che ha aggiunto all'architettura del 386 importanti novità. Normalmente si considera che il 486 sia costruito attorno ad un 386 migliorato, a cui sono stati aggiunti i seguenti elementi fisici e logici:

- 1.- Un coprocessore matematico 387 migliorato.
- 2.- Un controller di cache e una memoria cache.
- 3.- Possibilità di accesso ai data base di IBM e MOTOROLA.
- 4.- Supporto multiprocessore.
- 5.- Bus ad alta velocità.

Come è già successo con il 386, il 486 dispone di tre versioni che si differenziano dalle sigle SX, DX e DX2, le cui principali caratteristiche sono riportate nella tabella della figura. Le versioni DX2 funzionano internamente al doppio della frequenza con cui si lavora esternamente, il che suppone un'accelerazione nell'operazione del processo mantenendo la velocità di trasferimento all'esterno. Per contenere tutti gli elementi dell'architettura, il 486 è stato costruito con 1.200.000 transistor, utilizzando tecnologia CHMOS IV, uguale o inferiore al micron. Funzionando ad una frequenza di 33 MHz forniva un rendimento di 27 VAX-MIPS, e a 50 MHz arrivava a superare i 40 VAX-MIPS.



Un 486 è basato su di un 386DX migliorato, in cui sono state aggiunte alcune risorse.

Una interessante novità del 486 fu l'integrazione

486			CARATTERISTICHE
SX	DX	DX2	
1 - REALE	1 - REALE	1 - REALE	MODI DI LAVORO
2 - VIRTUALE 8086	2 - VIRTUALE 8086	2 - VIRTUALE 8086	
3 - PROTETTO 80286	3 - PROTETTO 80286	3 - PROTETTO 80286	
4 - PROTETTO 386, 32 BITS	4 - PROTETTO 386, 32 BITS	4 - PROTETTO 386, 32 BITS	PRECISIONE DATI MEMORIA PRINCIPALE
8, 16, 32 BITS	8, 16, 32 BITS	8, 16, 32 BITS	
4 GIGABYTES	4 GIGABYTES	4 GIGABYTES	BUS DATI
32 BITS	32 BITS	32 BITS	
20 MHz	25, 33, 50 MHz	50, 66, 100 MHz	FREQUENZA
487 SX	INTEGRATO	INTEGRATO	COPROCESSORE
INTEGRATO	INTEGRATO	INTEGRATO	CONTROLLER CACHE

Principali caratteristiche delle tre versioni base del 486.

zione sullo stesso chip del coprocessore matematico, che riduce in media di quattro volte il numero di cicli di clock necessari per eseguire istruzioni complesse, in relazione al coprocessore esterno 387, utilizzato dal 386.

L'altra grande novità fu l'integrazione all'interno del chip, di una zona di memoria ultrarapida o cache, con il suo corrispondente controller.


## ARCHITETTURA INTERNA

Al posto delle sei unità funzionali di cui disponeva il 386, questo microprocessore ne ha di nove, che sono rappresentate graficamente nella figura, e sono le seguenti:

- Unità di interconnessione con il bus esterno.
- Unità di pericerca.
- Unità di memoria cache.
- Unità di decodificazione.
- Unità di controllo.
- Unità aritmetica per i numeri interi.
- Unità aritmetica per i numeri in virgola mobile.
- Unità di segmentazione.
- Unità di paginazione.

## L'UNITÀ DI MEMORIA CACHE

Quando si opera con processori che lavorano attorno ai 100 MHz, quindi con un periodo di clock prossimo ai 10 ns, non li si può accoppiare direttamente a memorie il cui tempo di accesso sia vicino ai 100 ns. Esiste quindi un forte squilibrio, e quando si esegue un'istruzione ci




Struttura interna del 486 divisa in 9 unità funzionali.

sono stadi che realizzano le operazioni all'interno del processore alla sua velocità, e ve ne sono altri che, per cercare le istruzioni e gli operandi, devono uscire all'esterno e accedere alle memorie, il che significa che devono lavorare alla velocità di queste ultime. Per cercare di eliminare questo grave inconveniente, gli ingegneri del 486 scelsero di incorporare nel chip una piccola memoria ultrarapida, di tipo cache. Con questa decisione si aiutavano i produttori di strumenti OEM a ridurre i costi e volumi. La memoria cache del 486 è molto piccola, perché ha una capacità di soli 8 KB. All'interno di questa si possono scrivere istruzioni e dati.

La sua struttura è di tipo associativo a 4 vie, con linee da 16 byte ognuna, ossia quattro parole da 32 byte per linea. La linea è un elemento fondamentale in una cache, perché determina la dimensione con cui si realizzano i trasferimenti fra la memoria principale e la cache. Questa cache si chiama di primo livello L1, ed è situata fra la CPU e la memoria principale, in modo che quando la CPU ha bisogno di un dato o di una istruzione, inizialmente vada a cercarla nella cache. Se l'informazione è lì, la si ottiene in un tempo molto breve. Se la posizione desiderata non è nella cache, il sistema operativo cerca questa posizione e le altre adiacenti, sino a formare una linea di 16 byte nella memoria principale e carica in un ciclo tutte queste informazioni nella cache. L'efficienza di una

cache dipende dal contenere, o meno, al suo interno la maggioranza delle informazioni richieste della CPU, per questo, quando si prende un'informazione dalla memoria principale, si prende non solo quella di cui si ha bisogno nel dato momento, ma anche l'informazione vicina che probabilmente sarà necessaria in seguito.

La cache è divisa in quattro vie da 2 KB ognuna. Ogni via è formata da 128 linee da 16 byte ognuna. Nella figura è riportata l'organizzazione della memoria cache del 486 e il modo con cui si procede, per sapere se un indirizzo è contenuto nella medesima. I 21 bit dell'indirizzo da localizzare (A31-A11) sono comparati con le 128 etichette di ognuna delle quattro vie. In realtà, l'indirizzo della cache invece di rispondere ad un indirizzo, risponde ad un'etichetta, che è come una chiave. Se la chiave coincide significa che corrisponde all'indirizzo cercato, e quindi il dato che l'accompagna è valido. Se non coincide l'etichetta, si produce una chiamata "a vuoto" o errore, e quindi il Sistema Operativo cerca nella memoria principale questo indirizzo e quelli adiacenti, caricando la linea completa della cache con il contenuto della stessa, convalidando in seguito il valore dell'etichetta. Per ogni settore della cache ci sono 7 bit di stato che informano del tipo di dato di cui è caricata. La cache memorizza i dati secondo i suoi indirizzi fisici e non virtuali. Quando si disattiva la cache, la memoria SRAM da cui è composta si può utilizzare come una piccola parte della memoria principale per scrivere dati o codici.



Organizzazione interna della memoria cache del 486.

# L'ultima generazione di una famiglia prodigiosa

**C**i sono molti criteri per classificare le diverse generazioni o tappe lungo le quali si è sviluppata la famiglia x86, però la più logica è quella che li divide in cinque e utilizza il numero che corrisponde alla "x" per ordinarli come indicato di seguito:

- 1ª GENERAZIONE: 8086
- 2ª GENERAZIONE: 80286
- 3ª GENERAZIONE: 80386
- 4ª GENERAZIONE: 80486
- 5ª GENERAZIONE: Pentium

Guardando come si sono evolute le precedenti generazioni, la quinta avrebbe dovuto chiamarsi 80586, però INTEL ruppe a questo punto la sequenza per motivi di carattere commerciale. Sino a quel momento i suoi competitori più diretti producevano microprocessori simili, e inoltre assegnavano loro numeri simili, il che induceva in confusione i clienti. I numeri non si possono registrare e pertanto si possono copiare. Per questo battezzò la quinta generazione con "Pentium", nome che registrò. I modelli e le sottofamiglie dei Pentium sono arri-



Fotografia di un moderno PC basato su un microprocessore Pentium.

vati sul mercato ad una velocità tale, che in alcuni casi nello stesso anno ne furono commercializzati due diversi. Inoltre, ogni modello offre moltitudini di versioni con frequenze differenti. Quello che è certo è che la maggioranza dei PC professionali e domestici

- Pentium
- Pentium Pro
- Pentium MMX
- Pentium II
- Pentium III
- Pentium IV




Diagramma a blocchi semplificato del Pentium.

di questo inizio secolo hanno un Pentium al loro interno. La maggior parte dei PC professionali e domestici del nostro tempo contiene un Pentium.

## IL PRIMO PENTIUM

La prima versione di questa nuova generazione della famiglia x86 apparve nel 1993. Si chiamava solamente Pentium e negli anni successivi, sino alla fine del millennio, ne seguirono sei versioni differenti. Il primo Pentium conteneva 3.100.000 transistor, fabbricati con


tecnologia BiCMOS da 0,8 micron. La prima versione di questo microprocessore funzionava a 60 e 66 MHz, fornendo, rispettivamente, un rendimento di 100 e 112 VAX-MIPS. In seguito furono commercializzate versioni da 90, 100, 133 e 150 MHz. I Pentium sono utilizzati principalmente in tre segmenti di mercato distinti:

1. Terminali locali ad alte prestazioni.
2. Server di rete di area locale.


3. Sistemi multiprocessore. Sul Pentium funzionano i principali Sistemi Operativi come lo UNIX, Windows NT, Windows, OS/2, Solaris, Linux, ecc....

## ARCHITETTURA INTERNA

Anche se le prestazioni e il rendimento del Pentium superano ampiamente quelle dei suoi predecessori 386 e 486, la loro struttura fondamentale è stata mantenu-



A differenza del 486 che aveva un solo flusso, il Pentium dispone di due flussi segmentati in parallelo per l'elaborazione delle istruzioni con numeri interi.




Il Pentium Pro è collegato con la cache di secondo livello L2 mediante un bus posteriore che funziona alla stessa frequenza della CPU.

ta e seguita, essendo un microprocessore a 32 bit con un indirizzamento massimo della memoria principale di 4 GB e della memoria virtuale di 64 TB. Nello schema della figura è riportato un diagramma a blocchi semplificato del Pentium diviso in sette unità funzionali che incorporano interessanti innovazioni:

- Unità di interi super scalare.
- Unità di memoria cache avanzata.
- Unità di interconnessione con il bus.
- Monitoraggio delle prestazioni.
- Unità di ridondanza funzionale.
- Unità di predizione delle biforcazioni.
- Unità di virgola mobile.

Una delle novità di questo microprocessore è la sua architettura super scalare, che consiste nel disporre di due flussi paralleli per il processo delle istruzioni con numeri interi. Inoltre ha un terzo flusso indipendente per l'elaborazione delle istruzioni in virgola mobile. Il Pentium si presenta in un contenitore



La super segmentazione del Pentium Pro divide il flusso in 14 stadi di cui vediamo i primi sei.

PGA (pin disposti in griglia matriciale) da 273 piedini distribuiti su 21 file e 21 colonne. La cache è divisa in due

sezioni indipendenti da 8 KB ognuna, dedicata a contenere rispettivamente dati e istruzioni. Questa doppia cache, permette accessi simultanei a dati e istruzioni.

## IL PENTIUM PRO

Fu commercializzato nel 1995 e si presentava in un'enorme capsula ceramica da 387 piedini, con un prezzo economico di circa 1.000 \$ per grandi quantità. All'interno del contenitore esistevano due chip, uno conteneva il processore ed era costruito con 5,5 milioni di transistor e l'altro con 15,5 milioni di transistor implementava una memoria cache. Era alimentato con 2,9 V e consumava 20 Watt a 150 MHz. Nel 1996, utilizzando la tecnologia da 0,35 micron, ne fu fabbricata una versione a 200 MHz, con rendimento elevato. Le caratteristiche più importanti del Pentium Pro sono le seguenti:

1ª) All'interno del contenitore è stata integrata la cache di secondo livello (L2). In questo modo il Pentium Pro dispone di una cache di primo livello (L1) formata da due sezioni da 8 KB per dati e istruzioni, e una cache di secondo livello da 256 KB, con la quale la CPU comunica tramite uno speciale bus "posteriore", alla stessa frequenza a cui funziona il processore, ottenendo una velocità altissima nei trasferimenti.

2ª) Esecuzione dinamica delle istruzioni che si possono eseguire variando l'ordine del flusso del programma.

3ª) Potenziamento dell'architettura super scalare.

4ª) Apertura delle istruzioni RISC mediante la decodifica delle istruzioni CISC a microoperazioni RISC.

5ª) Incremento della supersegmentazione che eleva il numero degli stadi del flusso a 14.

## Il pentium MMX

L'anno 1997 fu molto positivo per INTEL, infatti in quel periodo presentò due potentissimi modelli del Pentium: il Pentium MMX in gennaio e il Pentium II nel maggio dello stesso anno.

L'obiettivo del Pentium MMX era di migliorare il rendimento dei Pentium nelle applicazioni multimediali, a questo scopo furono introdotte tre innovazioni nella sua architettura:

1<sup>a</sup>. Aumentò la cache di primo livello L1 del doppio rispetto ai modelli precedenti, quindi risultava formato da una sezione destinata a contenere i dati da 16 KB, e

da un'altra, indipendente e della stessa capacità, per contenere le istruzioni.


2<sup>a</sup>. Migliorò notevolmente l'unità di Predizione di Salto, con l'obiettivo di ridurre i conflitti che si originavano nel flusso segmentato con le istruzioni di salto condizionato.

3<sup>a</sup>. Aggiunse al repertorio un insieme di 57 nuove istruzioni, che fu chiamato MMX.

Il Pentium MMX era fabbricato in un contenitore PGA da 296 piedini e 4,5 milioni di transistor prodotti con tecnologia da 0,35 micron.

Le prime versioni funzionavano a 133, 166, 200 e

### INSIEME DEI REGISTRI MMX



*I registri delle istruzioni MMX sono quelli del coprocessore matematico R0-R7 dai quali sono esclusi i 16 bit più significativi.*

233 MHz. Il prezzo di vendita era di 407 \$ o di 550 \$ a seconda se il contenitore era di tipo plastico oppure ceramico.

Per diminuire il consumo, il nucleo del processore era alimentato a 2,8 V, mentre per la circuiteria esterna erano necessari 3,3 V.

### IL REPERTORIO DI ISTRUZIONI MMX

La differenza sostanziale di questi Pentium rispetto a quelli precedenti risiede nell'insieme di 57 nuove istruzioni speciali che sono state aggiunte al repertorio convenzionale della famiglia x86. Le istruzioni MMX gestivano 8 registri di lavoro da 64 bit ognuno, chiamati MM0-MM7.


Questi registri, non essendo incorporati nell'architettura, erano quelli utilizzati dal coprocessore matematico per le operazioni in virgola mobile, si chiamavano R0-R7 e avevano una dimensione di 80 bit. Le istruzio-

ni MMX, dato che gestivano dati da 64 bit, non utilizzavano i 16 bit più significativi dei registri del processore, come mostrato graficamente nella figura.

La novità che incorporavano le istruzioni MMX, consisteva nel realizzare la stessa operazione sui differenti operandi che formano la parola di lavoro.

Come abbiamo già detto gestivano parole da 64 bit, le quali si possono scomporre in 8 operandi di dimensione byte (8 B), in 4 operandi di dimensione parola (4 W), in 2 di dimensione doppia parola (2 D) oppure in uno solo di dimensione quadrupla parola (Q). In questo modo un'istruzione MMX, ad esempio la somma, se si esegue su un operando di dimensione byte, viene eseguita come se si dovessero realizzare 8 somme con 8 operandi di dimensione byte.

La caratteristica di realizzare un'operazione su diversi dati alla volta è molto utile nelle applicazioni multimediali, elevando molto il rendimento delle



Fotografia di un Pentium montato con una cartuccia speciale tipo SECC.

## I pentium (II)

operazioni. Bisogna ricordare che le operazioni MMX non possono sostituire quelle in virgola mobile, a causa del conflitto che genererebbero nei registri comuni.

### IL PENTIUM II

È fabbricato con 7,5 milioni di transistor in tecnologia da 0,35 micron, con una memoria cache di primo livello da 16 KB per contenere dati e altrettanta per le istruzioni. Questo processore, inoltre, include una cache di secondo livello L2 da 512 KB, che funziona ad una frequenza pari alla metà di quella della CPU.


Questo significa che è leggermente più lenta di quella del Pentium Pro che funziona alla stessa frequenza del processore.

Di solito si dice che questo microprocessore è un Pentium Pro al quale è stato aggiunto un insieme di

istruzioni MMX. La novità più grande di questi microprocessori, INTEL la inserì per far fronte a precise esigenze commerciali; nella scheda madre dei PC, il contenitore PGA normalizzato che fino a quel momento avevano utilizzato i Pentium, era sfruttato dalla concorrenza per offrire dei microprocessori analoghi, anche se con nomi differenti. Questo supponeva una certa compatibilità della scheda e degli zoccoli nei diversi PC.

Il Pentium II fu messo in commercio con un contenitore dal formato completamente nuovo, registrato come SECC (Single Edge Contact Cartridge).

Si inserisce tramite una scanalatura da 242 contatti chiamata SLOT ONE. Dentro la cartuccia esiste un PCB che contiene il Pentium II, la cache L2 e la circuiteria ausiliaria.



*Vista interna di un PC moderno basato sui microprocessori Pentium.*

### IL PENTIUM III

Le prime versioni di questo microprocessore apparirono nel febbraio del 1999, erano costruite con 9,5 milioni di transistor in tecnologia da 0,25 micron, e funzionavano ad una frequenza di 650 MHz. In seguito furono realizzate versioni con tecnologia da 0,18 micron che riuscirono a superare la barriera dei 1.000 MHz, ossia, 1 GHz. Sono state raggiunte frequenze molto interessanti anche nella comunicazione del processore con il bus di sistema che arrivano fino ai 100 e ai 133 MHz. In quanto a capacità e velocità della cache sono stati mantenuti i criteri dei Pentium precedenti, dove, la cache L1 era di 16 KB + 16 KB e la cache L2 da 512 KB e funzionava alla metà della frequenza della CPU. Il Pentium III incorpora 70 nuove istruzioni MMX2 che ottimizzano le operazioni in virgola mobile, le spiegazioni su Internet, la gestione del video, il riconoscimento vocale e i giochi in 3D. Un'altra importante caratteristica del Pentium III fu l'inclusione dell'"Identificatore" ID, che fornisce il numero di serie del prodotto o CPU al momento di trasferire informazioni tramite Internet. Si pensava che questa caratteristica ser-

visse ad aumentare la sicurezza nelle transazioni via Internet, però sollevò molte controversie perché eliminava la privacy dell'utente.

Dall'essere una proprietà intrinseca del dispositivo, passò ad essere un optional.

### IL PENTIUM 4

Arrivato sul mercato nel novembre del 2000, il Pentium 4 è fabbricato con 42 milioni di transistor con tecnologia da 0,18 micron, funziona ad una frequenza di 1,5 GHz.

Le memorie cache sono state modernizzate, configurando la memoria L1 in due parti asimmetriche, una da 8 KB destinata a contenere i dati e l'altra da 12 KB per le micro-istruzioni ad alta velocità. Le prime versioni contenevano una cache L2 da 256 KB, con la capacità di indirizzare sino a 4 GB.

Il bus degli indirizzi della CPU è stato elevato a 36 linee, il che permette di indirizzare una memoria principale fino a 64 GB. Infine presentiamo una tabella che raccoglie le caratteristiche più importanti dei modelli di Pentium descritti sino ad ora.

MODELLO	ANNO	TECNOLOGIA (MICRON)	TRANSISTOR (MILIONI)	CONTENITORE	FREQUENZA BASE	L1	L2
PENTIUM	1993	0,8	3,1	PGA 273	60 MHz	8 kB + 8 kB	-
PENTIUM PRO	1995	0,6	5,5	PGA 383	150 MHz	8 kB + 8 kB	256kB
PENTIUM MMX	1997	0,35	4,5	PGA 296	233 MHz	16 kB + 16 kB	-
PENTIUM II	1997	0,25	7,5	CARTUCCIA SEC	300 MHz	16 kB + 16 kB	512kB
PENTIUM III	1999	0,18	9,5	SEC-2	1 GHz	16 kB + 16 kB	512kB
PENTIUM 4	2000	0,18	42	SOCKET 423	1,5 GHz	8 kB + 12 kB	256kB

Tabella che raccoglie le caratteristiche più rappresentative dei modelli di microprocessori Pentium.